METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE							
Patent Number:	JP2001060567						
Publication date:	2001-03-06						
Inventor(s):	OHIRA HIROYOSHI						
Applicant(s):	SEIKO EPSON CORP						
Requested Patent:	JP2001060567						
Application Number:	JP19990234572 19990820						
Priority Number(s):							
IPC Classification:	H01L21/301; H01L21/3205						
EC Classification:							
Equivalents:							
Abstract							
PROBLEM TO BE SOLVED. To provide a method of manufacturing a semiconductor device, which improves the quality of a semiconductor chip by suppressing Al from burring to the chip side in a scribing step. SOLUTION: This manufacturing method comprises a step of preparing a wafer, having Al pads 15 formed along scribe lines 21, where the vertical width of the Al pad 15 to the scribe line 21, is made narrower than a cut width 24 by a dicing blade, a step of dicing the a wafer by the dicing blade to form a plurality of semiconductor chips 22, 23 and a step of mounting the semiconductor chips on a tape carrier package. Thus Al can be suppressed from burring to the chip side in the scribe step.  Data supplied from the esp@cenet database - I2							

•			,	
				-
				-



### (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

## (11)特許出願公開番号 特開2001—60567

(P2001-60567A) (43)公開日 平成13年3月6日(2001.3.6)

(51) Int. Cl. 7

識別記号

FΙ

テーマコード (参考)

H01L 21/301

21/3205

H01L 21/78

L 5F033

21/88

S

審査請求 未請求 請求項の数5 OL (全8頁)

(21)出願番号

特願平11-234572

(22)出願日

平成11年8月20日 (1999.8.20)

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 大平 廣吉

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100093388

弁理士 鈴木 喜三郎 (外2名)

Fターム(参考) 5F033 HH08 JJ08 KK04 MM21 RR04


RR06 VV12 XX31 XX37


### (54) 【発明の名称】半導体装置の製造方法

### (57)【要約】

【課題】 スクライブ工程の際にチップサイドにAlのかえりの発生を抑制することにより半導体チップの品質を向上させた半導体装置の製造方法を提供する。

【解決手段】 本発明に係る半導体装置の製造方法は、スクライブライン21にA1パッド15が形成され、スクライブライン21に対して垂直方向のA1パッド15の幅が後記ダイシングブレードによるカット幅24より狭く形成されたウエハを準備する工程と、ダイシングブレードを用いて前記ウエハをダイシングすることにより、複数の半導体チップ22,23を形成する工程と、前記半導体チップにTCP実装を行う工程と、を具備するものである。これにより、スクライブ工程の際にチップサイドにA1のかえりの発生を抑制できる。





### 【特許請求の範囲】

【請求項1】 スクライブラインにAlパッドが形成され、スクライブラインに対して垂直方向のAlパッドの幅が後記ダイシングブレードによるカット幅より狭く形成されたウエハを準備する工程と、

ダイシングブレードを用いて前記ウエハをダイシングすることにより、複数の半導体チップを形成する工程と、 前記半導体チップにTCP実装を行う工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項2】 前記A1パッドの幅が20μm以上80 10 μm以下であることを特徴とする請求項1記載の半導体 装置の製造方法。

【請求項3】 前記ウエハを準備する工程におけるウエハのスクライブラインには、前記Alパッドに接続されたポリシリコン配線がさらに形成されていることを特徴とする請求項1又は2記載の半導体装置の製造方法。

【請求項4】 スクライブラインに平面形状が四角形の A1パッドが形成され、後記ダイシングブレードによる カット領域の外側に前記A1パッドの2つの角が位置するように形成されたウエハを準備する工程と、

ダイシングブレードを用いて前記ウエハをダイシングすることにより、複数の半導体チップを形成する工程と、 前記半導体チップにTCP実装を行う工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項5】 スクライブラインにモニタ素子及びそれに一端が接続された幅1μm未満のA1配線が形成され、チップ形成領域に前記A1配線の他端が接続されたA1パッドが形成されたウエハを準備する工程と、ダイシングブレードを用いて前記ウエハをダイシングすることにより、複数の半導体チップを形成する工程と、前記半導体チップにTCP実装を行う工程と、

を具備することを特徴とする半導体装置の製造方法。 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に係わり、特に、スクライブ工程の際にチップサイ ドにAlのかえりの発生を抑制した半導体装置の製造方 法に関する。

### [0002]

【従来の技術】図5は、従来の第1の半導体装置の製造 40 方法を説明するものであり、ウエハの一部を示す平面図 である。図8(a),(b)は、図5に示す半導体チップにTCP(テープキャリアパッケージ)の実装工程を 施している様子を示す断面図である。

【0003】まず、図5に示すようなウエハを製作す ィンガー82)とる。このウエハは、半導体チップが形成されるチップ形 ため、A1のかえ 放領域22,23及びスクライブライン21を有してい のかえりとフィンる。チップ形成領域22,23はスクライブライン21 ーのショートもしにより分離されている。チップ形成領域22,23には り、品質上大きなパッド27,28が形成されている。スクライブライン 50 なることがある。

21上には複数のA 1 パッド51 が形成されている。A 1 パッド51 は、ウエハに形成されたTEG(Test Elementary Group)などに電気的な試験を行う際に測定用針を接触させるためのパッドである。

【0004】次に、このようなウエハ上のA1パッド51を用いて電気的な試験を行い、その後、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード(刃物)を用いてウエハをスクライブライン21に沿って切断する。このようにしてウエハから半導体チップ(ICチップ)22,23を分離する。なお、ダイシングブレードによるカット幅24がスクライブラインの幅21より狭いのは、ダイシングの際にスクライブライン上でダイシングブレードがずれてもチップ形成領域22,23を切断してしまうことがないようにするためである。

【0005】この後、分離されたICチップ22, 23にはTCPの実装工程が施される。

【0006】すなわち、図8(a)に示すように、まず、TAB (Tape Automated Bonding)テープを準備する。このTABテープはフレキシブルテープ81を有し、このフレキシブルテープ81上には接着剤(図示せず)によりボンディングリード(フィンガー)82が接続されている。ボンディングリード82はその先端にインナーリードを有している。

【0007】次に、図8(b)に示すように、このインナーリードをICチップ22のパッド27上に位置合わせし、インナーリードとパッド27を加熱及び加圧して圧着する。このようにしてTCP実装を行う。

【0008】ところで、上記従来の第1の半導体装置の製造方法では、図5に示すように、A1パッド51の幅が60μm程度であり、ダイシングブレードによるカット幅24が30μm程度であり、A1パッド51の幅をカット幅24より広く形成している。このため、スクライブ工程の際、A1パッド51が完全に切断されず、切断後にA1パッド51の一部が残ってしまい、その結果、チップサイドにA1のかえりが発生する。A1のかえりとは、半導体チップ22の外周付近(チップサイド)でA1片が立ち上がった状態で残ったものである。A1のかえりは、通常のワイヤボンディングでは特に問題とならないが、図8に示すようなTCP実装及びCSP(Chip Sized Package)等を製作する場合に問題となる。

【0009】つまり、最近のパッケージの縮小化により、ICチップ22とそれをつなぐインナーリード(フィンガー82)との間隔が数十μm程度しかない。このため、A1のかえりがチップサイドに発生すると、A1のかえりとフィンガー82とが接触して基板とフィンガーのショートもしくはフィンガー間のショートが起こり、品質上大きな問題となり、そのICチップが不良となることがある。

40

3

ı.

【0010】図6は、従来の第2の半導体装置の製造方 法を説明するものであってウエハの一部を示す平面図で あり、図5と同一部分には同一符号を付し、異なる部分 についてのみ説明する。

【0011】まず、図6に示すようなウエハを製作す る。このウエハのスクライブライン21上には複数のA 1パッド61が形成されており、A1パッド61にはA 1配線62が接続されている。

【0012】次に、このようなウエハ上のAIパッド6 1を用いて電気的な試験を行い、その後、ウエハにダイ 10 シング工程を施す。

【0013】ところで、上記従来の第2の半導体装置の 製造方法では、Alパッド61に接続され、スクライブ ライン上に形成されたTEGの配線62の材料がA1で あるため、スクライブ工程の際、A1パッド61が完全 に切断されず、切断後にAlパッド61の一部が残って しまうだけでなく、A1配線62も完全に切断されず、 切断後にA1配線62の一部が残り、その結果、チップ サイドにAlのかえりが発生する。従って、Alのかえ りとフィンガーとが接触して品質上大きな問題となり、 そのICチップが不良となることがある。

【0014】図7は、従来の第3の半導体装置の製造方 法を説明するものであってウエハの一部を示す平面図で あり、図5と同一部分には同一符号を付し、異なる部分 についてのみ説明する。

【0015】まず、図7に示すようなウエハを製作す る。ウエハのスクライブライン21上には複数のA1パ ッド72が形成されている。A1パッド72の相互間に はモニタ素子71が配置されており、モニタ素子71は 71及びA1パッド72はTEGを構成している。

【0016】次に、このようなウエハ上のAlパッド5 1を用いて電気的な試験を行い、その後、ウエハにダイ シング工程を施す。

【0017】ところで、上記従来の第3の半導体装置の 製造方法では、Alパッド51の幅をカット幅24より 広く形成しているため、チップサイドにAIのかえりが 発生する。その結果、品質上大きな問題となり、そのⅠ Cチップが不良となることがある。

#### [0018]

【発明が解決しようとする課題】前述したように、従来 の半導体装置の製造方法では、スクライブ時にチップサ イドにAlのかえりが発生し、Alのかえりとインナー リード (フィンガー82) とが接触して基板とフィンガ 一のショートもしくはフィンガー間のショートが起こ り、品質上の問題が発生する。

【0019】本発明は上記のような事情を考慮してなさ れたものであり、その目的は、スクライブ工程の際にチ ップサイドにAlのかえりの発生を抑制することにより 半導体チップの品質を向上させた半導体装置の製造方法 50 ナーリード (フィンガー) とが接触することも少なくで

を提供することにある。

[0020]

【課題を解決するための手段】上記課題を解決するた め、本発明に係る半導体装置の製造方法は、スクライブ ラインにA1パッドが形成され、スクライブラインに対 して垂直方向のAlパッドの幅が後記ダイシングブレー ドによるカット幅より狭く形成されたウエハを準備する 工程と、ダイシングブレードを用いて前記ウエハをダイ シングすることにより、複数の半導体チップを形成する 工程と、前記半導体チップにTCP実装を行う工程と、 を具備することを特徴とする。

【0021】上記半導体装置の製造方法では、スクライ ブラインに対して垂直方向のAIパッドの幅を、ダイシ ングプレードによるカット幅より狭く形成している。こ のため、ダイシングブレードを用いてウエハをスクライ ブラインに沿って切断した際、AIパッドを完全に切り 取ることができる。従って、切断後のチップサイドにA 1のかえりが発生することを抑制できる。このため、T CP実装の際、AIのかえりとインナーリード(フィン 20 ガー)とが接触することがない。よって、半導体チップ の品質も向上させることができる。

【0022】また、本発明に係る半導体装置の製造方法 においては、前記Α1パッドの幅が20μm以上80μ m以下であることが好ましい。

【0023】また、本発明に係る半導体装置の製造方法 において、前記ウエハを準備する工程におけるウエハの スクライブラインには、前記Alパッドに接続されたポ リシリコン配線がさらに形成されていることも可能であ る。このようにスクライブラインに配置した配線の材料 A1パッド72に電気的に接続されている。モニタ素子 30 にA1に比べて材質的に硬いポリシリコンを用いている ため、スクライブ工程の際、かえりが発生することがな い。従って、TCP実装の際、かえりとインナーリード (フィンガー) とが接触することがなく、半導体チップ の品質を向上させることができる。

> 【0024】本発明に係る半導体装置の製造方法は、ス クライブラインに平面形状が四角形のA1パッドが形成 され、後記ダイシングブレードによるカット領域の外側 に前記A1パッドの2つの角が位置するように形成され たウエハを準備する工程と、ダイシングブレードを用い て前記ウエハをダイシングすることにより、複数の半導 体チップを形成する工程と、前記半導体チップにTCP 実装を行う工程と、を具備することを特徴とする。

【0025】上記半導体装置の製造方法では、ダイシン グブレードによるカット領域の外側にA1パッドの2つ の角が位置するように該AIパッドを形成している。こ のため、ダイシングプレードを用いてウエハをスクライ ブラインに沿って切断した際、A1パッドをほぼ完全に 切り取ることができ、AIのかえりを少なくすることが できる。従って、TCP実装の際、AIのかえりとイン

10

5

きる。よって、半導体チップの品質も向上させることが できる。

【0026】本発明に係る半導体装置の製造方法は、ス

クライブラインにモニタ素子及びそれに一端が接続され た幅1μm未満のAl配線が形成され、チップ形成領域 に前記A1配線の他端が接続されたA1パッドが形成さ れたウエハを準備する工程と、ダイシングブレードを用 いて前記ウエハをダイシングすることにより、複数の半 導体チップを形成する工程と、前記半導体チップにTC P実装を行う工程と、を具備することを特徴とする。 【0027】上記半導体装置の製造方法では、スクライ ブラインにモニタ素子を配置し、モニタ素子とA1配線 を介して電気的に接続されたA1パッドをチップ形成領 域に配置している。このため、ダイシングブレードを用 いてウエハをスクライブラインに沿って切断した際、A 1パッドが切断されることがない。従って、切断後のチ ップサイドにAIのかえりが発生することがない。その ため、TCP実装の際、A1のかえりとインナーリード (フィンガー) とが接触することがない。よって、半導 体チップの品質を向上させることができる。また、スク ライブラインに形成したΑ1配線の幅を1μm未満にし ているため、ダイシングの際、A1配線によるA1のか えりを1μm未満に抑えることができる。従って、TC P実装の際、Alのかえりとインナーリードとが接触す ることを抑制できる。

[0028]

【発明の実施の形態】以下、図面を参照して本発明の一 実施の形態について説明する。

【0029】図1(a)は、本発明の第1の実施の形態による半導体装置の製造方法を説明するものであり、ウ 30 エハの一部を示す平面図である。図1(b)は、図1 (a)に示す1b-1b線に沿った断面図である。

【0030】まず、図1(a)に示すウエハを製作す る。このウエハは、半導体チップが形成されるチップ形 成領域22,23及びスクライブライン21を有してい る。チップ形成領域22、23はスクライブライン21 により分離されている。チップ形成領域22,23には パッド27,28が形成されている。スクライブライン 21上には複数のAIパッド15が形成されている。A 1パッド15は、ウエハに形成されたTEGなどに電気 40 的な試験を行う際に測定用針を接触させるためのパッド である。スクライブラインに対して垂直方向のAlパッ ド15の幅は、後記ダイシングブレードによるカット幅 24より狭く形成されており、具体的には例えば20μ m以上80μm以下であることが望ましい。また、カッ ト幅24とチップ形成領域22との間には所定の間隔2 5を有している。また、スクライブラインに対して平行 方向のAIパッド15の長さ26は、前記垂直方向のA 1パッド15の幅より長く形成されている。これは、前 記電気的な試験を行う際、A1パッド15に前記測定用 50

針を接触させやすくするためである。

【0031】図1(b)に示すように、シリコン基板1 1上には絶縁膜13が形成されており、この絶縁膜13 上にはAlパッド15が形成されている。このAlパッド15及び絶縁膜13上にはシリコン酸化膜17が形成 されており、シリコン酸化膜17上にはシリコン窒化膜 19が形成されている。シリコン窒化膜19及びシリコン酸化膜17には、Alパッド15上に位置する開口部 20が形成されている。

【0032】次に、このようなウエハ上のA1パッド15を用いて電気的な試験を行い、その後、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード(刃物)を用いてウエハをスクライブライン21に沿って切断する。このようにしてウエハから半導体チップ(ICチップ)22,23を分離する。

【0033】この後、分離されたICチップ22, 23 にTCPの実装工程を施す。

【0034】すなわち、まず、TABテープを準備する。このTABテープは図8に示すものと同様である。この後、インナーリード(フィンガー)をICチップのパッド27上に位置合わせし、インナーリードとパッド27を加熱及び加圧して圧着する。このようにしてTCP実装を行う。

【0035】上記第1の実施の形態によれば、スクライプライン上のAlパッド15におけるスクライプラインに対して垂直方向の幅を、ダイシングプレードによるカット幅24より狭く形成している。このため、ダイシングプレードを用いてウエハをスクライプライン21に沿って切断した際、Alパッド15を完全に切り取ることができる。従って、従来の第1の半導体装置の製造方法のように切断後のチップサイドにAlのかえりが発生することがない。そのため、TCP実装の際、Alのかえりとインナーリード(フィンガー)とが接触することがなく、シリコン基板11とフィンガーのショートもしくはフィンガー間のショートが起こることもない。よって、チップ不良が発生することを防止でき、ICチップの品質も向上させることができる。

【0036】尚、上記第1の実施の形態では、平面形状が長方形のAlパッド15を用いているが、他の形状のAlパッドを用いることも可能である。

【0037】図2(a)は、本発明の第2の実施の形態による半導体装置の製造方法を説明するものであり、ウエハの一部を示す平面図である。図2(b)は、図2

(a) に示す2b-2b線に沿った断面図である。図2(a), (b) においては図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。

【0038】まず、図2(a)に示すウエハを製作する。このウエハのスクライプライン21上には複数のA 1パッド33が形成されている。Alパッド33は、ウエハに形成されたTEGなどに電気的な試験を行う際に

30

8

測定用針を接触させるためのパッドである。スクライブ ラインに対して垂直方向のA1パッド33の幅は、後記 ダイシングブレードによるカット幅24より狭く形成さ れている。また、スクライブラインに対して平行方向の Alパッド33の長さは、前記垂直方向のAlパッド3 3の幅とほぼ同じである。A1パッド33にはポリシリ コン配線31が接続されており、このポリシリコン配線 31はスクライブライン21上に配置されている。

【0039】図2(b)に示すように、シリコン基板1 1上には絶縁膜12が形成されており、この絶縁膜12 10 上にはポリシリコン配線31が形成されている。このポ リシリコン配線31及び絶縁膜12の上には層間絶縁膜 14が形成されており、この層間絶縁膜14には接続孔 が形成されている。この接続孔内及び層間絶縁膜14の 上にはA1パッド33が形成されている。

【0040】上記第2の実施の形態においては第1の実 施の形態と同様の効果を得ることができる。

【0041】さらに、本実施の形態では、スクライブラ イン21上に配置したTEGの配線31の材料にポリシ リコンを用いている。このポリシリコンはA1に比べて 20 材質的に硬いので、スクライブ工程の際、従来の第2の 半導体装置の製造方法のようなかえりが発生することが ない。従って、TCP実装の際、シリコン基板11とフ ィンガーのショートもしくはフィンガー間のショートが 起こることがなく、チップ不良が発生することを防止で き、ICチップの品質も向上させることができる。

【0042】また、ポリシリコン配線31はICチップ 22,23内にも用いているため、ウエハ製造プロセス を大幅に変更する必要なくスクライブライン21にポリ シリコン配線31を形成することができる。

【0043】図3 (a) は、本発明の第3の実施の形態 による半導体装置の製造方法を説明するものであり、ウ エハの一部を示す平面図である。図3(b)は、図3

(a) に示す3b-3b線に沿った断面図である。図3 「(a), (b)においては図1と同一部分には同一符号 を付し、異なる部分についてのみ説明する。

【0044】まず、図3(a)に示すウエハを製作す る。ウエハのスクライブライン21上には複数のAlパ ッド35が形成されている。A1パッド35は、ウエハ に形成されたTEGなどに電気的な試験を行う際に測定 40 用針を接触させるためのパッドである。A1パッド35 は、その平面形状が四角形からなり、スクライブライン 上のダイシングブレードによるカット領域24の外側に Alパッドの2つの角が位置するように形成されてい る。言い換えると、従来の第1の半導体装置の製造方法 では、ウエハのスクライプラインに形成されたTEGの A1パッドがスクライブラインに対して平行な四辺形か らなる形状を有しているが、本実施の形態では、ウエハ のスクライブラインに形成されたTEGのAlパッド3

からなる形状を有するように配置されている。

【0045】上記第3の実施の形態によれば、スクライ ブライン上のダイシングブレードによるカット領域24 の外側にAlパッドの2つの角が位置するようにAlパ ッド35を形成している。このようにA1パッドの向き を従来のものから変更することにより、ダイシングブレ ードを用いてウエハをスクライブライン21に沿って切 断した際、A1パッド35をほぼ完全に切り取ることが でき、AIのかえりを少なくすることができる。言い換 えると、A1パッド35の向きを変更することによりA 1パッドの面積が大きいわりにA1のかえりを少なくで きる。従って、TCP実装の際、Alのかえりとインナ ーリード (フィンガー) とが接触することも少なくで き、シリコン基板11とフィンガーのショートもしくは フィンガー間のショートが起こることも抑制できる。よ って、チップ不良が発生することを抑えることができ、 ICチップの品質も向上させることができる。

【0046】図4は、本発明の第4の実施の形態による 半導体装置の製造方法を説明するものであってウエハの 一部を示す平面図であり、図1と同一部分には同一符号 を付し、異なる部分についてのみ説明する。

【0047】まず、図4に示すウエハを製作する。この ウエハは、半導体チップが形成されるチップ形成領域2 2, 23及びスクライブライン21を有している。チッ プ形成領域22にはA1パッド41, 42が形成されて おり、スクライブライン21上にはモニタ素子47が形 成されている。モニタ素子47はA1配線43,44を 介してA1パッド41, 42に電気的に接続されてい る。 A 1 配線 4 3, 4 4 それぞれの幅 a は 1 μ m未満と している。モニタ素子47及びA1パッド41,42は TEGを構成している。A1パッド41、42は、TE Gなどに電気的な試験を行う際に測定用針を接触させる ためのパッドである。スクライブラインに対して垂直方 向のモニタ素子47の幅は、ダイシングブレードによる カット幅24より狭く形成されている。

【0048】次に、このようなウエハ上のA1パッド4 1, 42を用いて電気的な試験を行い、その後、ウエハ にダイシング工程を施す。この後、分離されたICチッ プ22,23にTCPの実装工程を施す。

【0049】上記第4の実施の形態によれば、スクライ ブライン21上にモニタ素子47を配置し、モニタ素子 47に電気的に接続されたAlパッド41,42をチッ プ形成領域22に形成している。このため、ダイシング プレードを用いてウエハをスクライブライン21に沿っ て切断した際、A1パッド41, 42が切断されること がない。従って、従来の第3の半導体装置の製造方法の ように切断後のチップサイドにAlのかえりが発生する ことがない。そのため、TCP実装の際、Alのかえり とインナーリード(フィンガー)とが接触することがな 5 がスクライプラインに対して対角線が平行する四辺形 50 く、シリコン基板とフィンガーのショートもしくはフィ

ンガー間のショートが起こることもない。よって、チップ不良が発生することを防止でき、ICチップの品質も向上させることができる。

【0050】また、本実施の形態では、スクライブライン21上に形成したA1配線43,44の幅aを1μm未満にしている。このため、ダイシングブレードを用いてウエハをスクライブライン21に沿って切断した際、A1配線43,44によるA1のかえりを1μm程度未満に抑えることができる。従って、TCP実装の際、A1のかえりとインナーリード(フィンガー)とが接触す 10ることを抑制でき、シリコン基板とフィンガーのショートもしくはフィンガー間のショートが起こることも抑えることができる。よって、チップ不良が発生することを抑制でき、ICチップの品質も向上させることができる。

【0051】尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、A1パッドの形状は発明の主旨に反しない限り他の形状に変更することも可能である。

### [0052]

【発明の効果】以上説明したように本発明によれば、スクライブラインに対して垂直方向のAlパッドの幅を、ダイシングブレードによるカット幅より狭く形成している。したがって、スクライブ工程の際にチップサイドにAlのかえりの発生を抑制することができ、半導体チップの品質を向上させることができる半導体装置の製造方法を提供することができる。

### 【図面の簡単な説明】

【図1】図1 (a) は、本発明の第1の実施の形態による半導体装置の製造方法を説明するものであってウエハ 30の一部を示す平面図であり、図1 (b) は、図1 (a) に示す 1b-1b 線に沿った断面図である。

【図2】図2 (a) は、本発明の第2の実施の形態による半導体装置の製造方法を説明するものであってウエハの一部を示す平面図であり、図2 (b) は、図2 (a) に示す2b-2b線に沿った断面図である。

【図3】図3 (a) は、本発明の第3の実施の形態による半導体装置の製造方法を説明するものであってウエハの一部を示す平面図であり、図3 (b) は、図3 (a) に示す3b-3b線に沿った断面図である。

【図4】本発明の第4の実施の形態による半導体装置の 製造方法を説明するものであってウエハの一部を示す平 面図である。

【図5】従来の第1の半導体装置の製造方法を説明する ものであり、ウエハの一部を示す平面図である。

【図6】従来の第2の半導体装置の製造方法を説明する ものであり、ウエハの一部を示す平面図である。

【図7】従来の第3の半導体装置の製造方法を説明する ものであり、ウエハの一部を示す平面図である。

【図8】図8 (a), (b)は、図5に示す半導体チップにTCPの実装工程を施している様子を示す断面図である。

### 【符号の説明】

- 12,13 絶縁膜
- 14 層間絶縁膜
- 15 Alパッド
- 17 シリコン酸化膜
- 19 シリコン窒化膜
- 20 開口部
- 20 21 スクライブライン
  - 22, 23 チップ形成領域 (ICチップ)
  - 24 ブレードによるカット幅
  - 25 カット幅とチップ形成領域との間隔
  - 26 スクライブラインに対して平行方向のA1パッドの長さ
  - 27, 28 パッド
  - 31 ポリシリコン配線
  - 33 Alパッド
  - 35 Alパッド
  - 41, 42 Alパッド
    - 43, 44 Al配線
    - 47 モニタ素子
    - 51 Alパッド
    - 61 Alパッド
    - 62 A1配線
    - 71 モニタ素子
    - 72 Alパッド
    - 81 フレキシブルテープ
    - 82 ボンディングリード (フィンガー)

40

